|
Die grundlegende Struktur fast aller programmierbarer Logikbausteine (PLD, EPLD, GAL, RAL, PEEL, IFL, etc.) basieren auf der PAL-Architektur, einer UND-ODER-Anordnung, wobei das UND-Array programmierbar und das ODER-Array fest¬gelegt ist. Damit können bereits sämtliche Grundfunktionen der Boole'schen Algebra erzeugt werden. Ein wesentlicher Vorteil jeder programmierbaren Logik liegt in der Verknüpfungsmöglichkeit der zur Verfügung stehenden Anschlüsse. Das heißt, daß jeder Eingang beliebig oft verwendet und zu einem Ausgang geschaltet werden kann.
PALs ersetzten heute bereits die meisten Standard-Logikfunktionen, die früher mit den niedrig integrierten Bausteinen der TTL-74er-Familie aufgebaut wurden. PALs sind mindestens so schnell wie die besten bipolaren Kreise, meistens jedoch schneller. Dadurch sind sie besonders für High-Speed-Anwendungen (Interfacing), für die der Mikroprozessor alleine nicht mehr geeignet ist, interessant.
ARCHITEKTUR VON PAL-BAUSTEINEN:
Diese Abbildung zeigt die Grundstruktur, auf der sich alle PALs zurückführen lassen.
Die Verbindungen im UND-Feld sind elektrisch programmier¬bar, indem die im Originalzustand bestehenden Sicherungen kontrolliert durchgebrannt werden.
(Um die Grundlagen anschaulich zu erklären wird hier von Sicherungen ge¬sprochen. Dies war die erste Methode PLDs zu realisieren. Zur Zeit sind bereits neuere Technologien mit speziellen MOSFETs u.ä. in Verwendung.)
Mit den Ausgängen der UND-Gatter, die direkt zu einem fest verdrahteten ODER-Feld führen, ist die grundlegende Eigen¬schaft eines PALs beschrieben.
Jedes AND-Gatter hat so viele Product Lines (also Eingänge), wie Input Lines vorhanden sind, wobei sich an den Kreuzungspunkten jeweils eine Sicherung (in der Abbildung bezeichnet als f1 bis f8) befindet. Damit ist nun die logische Funktion des gesamten Arrays programmierbar. Jede intakte Sicherung bedeutet die Verbindung einer Input Line mit dem AND-Gatter, jede zerstörte Sicherung bedeutet dementsprechend eine Unterbrechung.
Als Beispiel hierfür zeigt die nächste Abbildung das programmierte UND-Feld für eine EXOR-Funktion:
Hier sind die Sicherungen f1, f4, f6 und f7 intakt, während f2, f3, f5 und f8 zerstört sind, um die gewünschte Verknüpfung realisieren zu können. Damit wird auch klar, daß es nicht möglich ist, in Logik-diagrammen das Schema eines PALs in allen Einzelheiten darstellen zu können. Die PAL-Symbolik, ist demnach eine starke Vereinfachung der UND-Gatter mit all ihren Anschlüssen um nicht die Übersichtlichkeit zu verlieren.
Die Spalten beziehen sich auf die Eingänge, wobei zwei nebeneinader liegende Spalten zu einem Eingang gehören, die jeweils das invertierte und nicht invertierte Eingangssignal auf die Matrix geben. Mit dem "VerUNDen" der Zeilen werden die nicht weggebrannten, d.h. nicht programmierten Verbindungen zu den Eingängen geschaltet. Die Zeilen werden Produktzeilen oder Produktterme genannt. Sie werden je nach Typ in unterschiedlicher Anzahl "verORt".
Zwei wichtige Programmiersonderfälle müssen noch betrachtet werden:
Läßt man alle Sicherungen einer Produktzeile intakt, wird der Ausgang des entsprechenden Gatters low.
Zerstört man hingegen alle Sicherungen einer Zeile, wird der Ausgang des AND-Gatters high.
Allgemeine Formel für die Anzahl der programmierbaren Verbindungen N
N = 2k . n . q
q........maximale Anzahl der ODER-verknüpfbaren Konjunktionen (Anzahl der Eingänge eines ODER-Gatters)
Vorteil:
Bei einer Verdopplung der Eingangsvariablen, wird die Anzahl der programmierbaren Verbindungen nur verdoppelt, d.h. die Chips werden nicht so schnell zu groß und teuer.
Nachteil:
Durch die feste ODER-Matrix wird die Anzahl der Konjunktionen je Disjunktion vorgegeben. Dadurch wird der Funktionsumfang eingeschränkt, was sich aber in der Praxis nicht allzu störend auswirkt.
Beispiel:
PAL 10H8
(10 Disjunktionen [ODER-Gatter] mit jeweils 8 Konjunktionen [UND-Gatter])
Die Nummern am Ein- und Ausgang stellen die Pins des IC's dar (PIN 10=GND; PIN 20=Vcc). Der Baustein hat 10 Eingänge (PIN 1-PIN 11) und 8 Ausgänge (PIN 12-PIN 19). Die 'X' zeigen die unprogrammierten Verbindungen.
Dargestellt sind die wichtigsten Grundfunktionen:
Gatter logische Funktion Realisierung (Angabe der Pinnummern)
Buffer
Inverter
AND
OR
NAND
NOR
EXOR
EXNOR
Da bei diesen Beispielen maximal 2 Konjunktionen verwendet werden, wurden hier nur 2 der 8 UND-Gatter pro Disjunktion gezeichnet. In Beispiel 1 (Buffer) sieht man die reale Anordnung.
|
