Dram

Der ursprüngliche DRAM hat von den Anfangstagen des PCs bis in die Neunziger Jahre gute Dienste geleistet. Trotz einiger Geschwindigkeitszuwächse wurde er von schnelleren Weiterentwicklungen abgelöst.
Es lässt sich aber festhalten, dass alle DRAM-Zellen nach dem gleichen Prinzip aufgebaut sind: Sie bestehen aus einem Auswahl-Transistor und einem Speicher-Kondensator. Je nachdem, wie der Transistor geschaltet ist, wird der Kondensator geladen und repräsentiert den Zustand 1 oder er wird entladen und repräsentiert so den Zustand 0.
Die Strukturen sind dabei extrem klein: Bei momentan erhältlichen SDRAM-Zellen beträgt die Strukturbreite nur 20 µm, der Kondensator speichert damit etwa eine halbe Million Elektronen.
Aufgrund der unangenehmen Eigenschaft, dass Kondensatoren beim Auslesen und durch kleine Leckströme entladen werden und somit ihre gespeicherte Information verlieren, muss ihre Ladung alle paar Millisekunden (1-16) nachgeladen werden. Diesen Vorgang nennt man Refresh, dessen verschiedene Arten unter III.A.1. näher erläutert werden. (Abb. 3: Aufbau Speicherzelle)
Da auf einem einzelnen Chip mehrere Millionen Speicherzellen untergebracht sind, ist es unmöglich jede einzelne anzusprechen. Allein der Aufwand wäre zu groß und stünde in keinem sinnvollen Zusammenhang mit dem logischen Nutzen. Denn es werden nie einzelne Bits, sondern immer ganze Byte-Folgen benötigt um eine sinnvolle Information verarbeiten zu können. Diese Tatsache hat zur Folge, dass die Speicherzellen matrixähnlich in Reihen (rows) und Spalten (columns) organisiert werden. Von diesen Matrizen befinden sich mehrere auf einem Silizium-Chip, von denen wiederum mehrere auf einen RAM-Riegel gelötet werden.
Der Chipsatz auf dem Mainboard leitet die Anfragen für bestimmte Datenblöcke über diverse Steuerleitungen an die Chips, die dann zunächst eine Reihen- bzw. Spaltenadresse liefern.
Doch damit nicht genug: Weil alle Datenleitungen optimal genutzt werden sollen, gibt es noch die Seite (page) als Organisationsstruktur. Eine Seite stellt alle Reihen und Spalten mit der gleichen Nummer auf den unterschiedlichen Matrizen und Chips dar. Somit liefert das Modul bei jedem Zugriff auf eine Reihe die parallelen Reihen (auf den anderen Matrizen) gleich mit.
Basierend auf diesen Standards gibt es viele Möglichkeiten der internen Organisation der Speicherzellen und -Riegel. Wichtig ist dabei nur, dass die Zahl der Datenleitungen unterm Strich die richtige ist, bei SD-RAM müssen es 64 Datenleitungen sein. Hier ein Beispiel aus der Praxis:
Möchte man einen Speicherriegel mit 256 MB herstellen, kann man dazu 16 Chips á 128 Mbit verwenden, die jeweils 4 Datenleitungen zur Verfügung stellen (16 Chips * 4 Leitungen = 64 Datenleitungen). Will man dagegen 8 Chips mit 256 MBit nehmen, müssen diese jeweils 8 Datenleitungen haben. So ein 128 MBit-Chip ist intern wiederum in eine bestimmte Anzahl von Bänken und Feldern unterteilt. Wenn er also 8 Bänke hat, die je 8 Felder enthalten die wiederum je 2 MBit groß sind, handelt es sich bei dem Chip um ein \"8 banks * 2M * 4 data SDRAM\". Als Kurzversion für die Beschreibung von Modulen hat sich aber die Form 16M*4 etabliert.
Ergänzend sei noch darauf hingewiesen, dass auf den RAM-Chips nicht nur die Chips für die Datenspeicherung sitzen, sondern etwa 10 % des Siliziums sind für Steuerleitungen und kleine Zwischenspeicher vorgesehen.