|
Alle DRAM-Zellen sind nach dem gleichen Prinzip aufgebaut: Sie bestehen aus einem Transistor und einem Kondensator. Je nach dem, wie der Transistor geschaltet ist, wird der Kondensator geladen und repräsentiert den Zustand 1 oder er wird entladen und repräsentiert so den Zustand 0. Die Strukturen sind dabei extrem klein: Bei momentan erhältlichen SDRAM-Zellen beträgt die Strukturbreite nur 20 µm, der Kondensator speichert damit nur etwa eine halbe Million Elektronen.
Bedingt durch das Prinzip der Schaltung verliert eine Speicherzelle bei jeden Lesezugriff ihre Information und muss neu beschrieben werden.
Da auf einem einzelnen Chip mehrere Millionen Speicherzellen untergebracht sind, ist es unmöglich jede einzeln anzusprechen, der Aufwand wäre zu groß und sinnvoll ist so etwas auch nicht, da nie einzelne Bits, sondern ganze Byte-Folgen benötigt werden. Darum werden die Speicherzellen matrixähnlich in Reihen (rows) und Spalten (columns) organisiert. Von diesen Matrizen befinden sich mehrere auf einem Silizium-Chip von denen wiederum mehrere auf einen RAM-Riegel gelötet werden. Der Chipsatz auf dem Mainboard leitet die Anfragen für bestimmte Datenblöcke über diverse Steuerleitungen an die Chips, die dann zunächst eine Reihe bzw. Spalte liefern. Doch damit nicht genug: Weil die anderen RAM-Felder nicht untätig rumlungern sollen währen einer ihrer Kollegen arbeitet gibt es noch die Seite (page) als Organisationsstruktur. Eine Seite stellt alle Reihen und Spalten mit der gleichen Nummer auf den unterschiedlichen Matrizen und Chips dar. Somit liefert das Modul bei jedem Zugriff auf eine Reihe die parallelen Reihen (auf den anderen Matrizen) gleich mit, die Datenleitungen werden dadurch alle optimal genutzt.
Basierend auf diesen Standards gibt es viele Möglichkeiten der internen Organisation der Speicherzellen und -Riegel. Wichtig ist dabei nur, dass die Zahl der Datenleitungen unterm Strich die richtige ist, bei SD-RAM müssen es 64 Datenleitungen sein. Hier ein Beispiel aus der Praxis: Möchte man einen Speicherriegel mit 256 MB herstellen, kann man dazu 16 Chips á 128 MBit verwenden, die jeweils 4 Datenleitungen zur Verfügung stellen (16 Chips * 4 Leitungen = 64 Datenleitungen). Will man dagegen 8 Chips mit 256 MBit nehmen, müssen diese jeweils 8 Datenleitungen haben. So ein 128 MBit-Chip ist intern wiederum in eine bestimmte Anzahl von Bänken und Feldern unterteilt. Wenn er also 8 Bänke hat, die je 8 Felder enthalten die wiederum je 2 MBit groß sind, handelt es sich bei dem Chip um ein \"8 banks * 2M * 4 data SDRAM\". Als Kurzversion für die Beschreibung von Modulen hat sich aber die Form 16M*4 etabliert.
Wie schon eingangs erwähnt, muss der Inhalt aller Speicherzellen mindestens alle 64 ms aufgefrischt werden. Da es ungünstig wäre, den Speicher \"am Stück\" auf zu frischen, findet der Refresh seitenweise statt. Wenn eine Page beispielsweise 4096*4096 Bits besitzt, muss in diesen 64 ms jede Zeile ein mal refreshed werden. Daraus resultiert ein Intervall von 64 ms/4096 = 15,6 µs. SDRAMs erledigen das übrigens vollkommen selbstständig, so dass der Chipsatz damit so gut wie nicht beschäftigt ist.
Ergänzend sei noch darauf hingewiesen, dass auf den Chips nicht nur die Chips für die Datenspeicherung sitzen. Etwa 10 % des Siliziums sind für Steuerleitungen und kleine Pufferspeicher vorgesehen.
|
